三星正式投產3nm工藝晶片

三星正式投產3nm工藝晶片，援引訊息人士的話透露稱，已有客戶向三星訂購3nnm晶圓代工，三星的大客戶高通也下單生產3nm晶片，但會視情況投片。三星正式投產3nm工藝晶片。

三星正式投產3nm工藝晶片1

據韓國媒體報道，三星電子今日正式投產GAA架構的3nm工藝晶片製造，為趕超臺積電奠定基礎。報道稱，GAA架構優於當前廣泛使用的FinFET架構。

臺積電此前宣佈在今年下半年量產3nm工藝。這意味著，三星首次在先進工藝層面反超臺積電。此外，英特爾預計在明年下半年量產3nm工藝晶片。

這一工廠投產也打破了業界的大量猜疑。此前臺灣業界就認為，三星可能因為3nm良率過低，而不得不延後量產。

客觀來說，這一猜疑具有歷史基礎。三星一直努力追趕臺積電的先進工藝，但步伐太大，良率時不時成為隱患。在晶圓代工市場，三星也大幅落後於臺積電的份額。

對於三星的突破性進展，臺積電表示不予評論。據稱，臺積電基於FinFET架構的3nm工藝將進入量產階段，並搭配FINLEX架構。此外，2nm工藝預計在2025年量產。

資料顯示，三星晶片製造60%產能供給集團旗下公司。預計本次3nm產能也不例外，將優先三星集團使用。

三星正式投產3nm工藝晶片2

據韓國媒體BusinessKorea報道稱，三星將於明日6月30日宣佈正式量產3nm GAA製程。

TheElec則援引訊息人士的話透露稱，已有客戶向三星訂購3nnm晶圓代工，第一個客戶是大陸虛擬貨幣挖礦機晶片廠上海磐矽半導體技術有限公司；此外，三星的大客戶高通也下單生產3nm晶片，但會視情況投片。

資料顯示，上海磐矽半導體技術有限公司成立於2016年3月，註冊資本4500萬元人民幣，經營範圍包括：從事電子元器件的研發、銷售，積體電路的研發、銷售，晶片的設計、研發、銷售以及系統整合，從事計算機科技、智慧科技、網路科技領域內的技術開發、技術服務、技術諮詢、技術轉讓，計算機軟硬體、計算機系統整合的研發、銷售，從事貨物與技術的進出口業務。

不過，芯智訊並未找到更多的相關資料，該公司官網也僅有一個展示頁面，稱公司總部位於上海，是一家設計能力為28nm、16nm和10nm ASIC的高科技初創公司，專注於數字虛擬貨幣和Al應用的ASIC設計。企查查上顯示的企業參保人數也僅有 3 人。

在晶圓代工市場，三星一直力圖在先進製程的量產進度上超越臺積電。去年10月，三星就宣佈將搶先臺積電在今年上半年量產3nm工藝。同時，為了在技術上也能夠超越臺積電，三星也率先將全新的GAA（Gate-all-around，環繞柵極）架構引入到了3nm工藝當中。相比之下，臺積電的3nm工藝仍延續了此前的FinFET（鰭式場效應電晶體）架構，而量產時間則是在今年下半年。

根據三星此前透露的資料顯示，採用GAA電晶體技術的 3nm 製程工藝，與目前FinFET架構的5nm相比，效能將提升 30%，能耗降可低 50%，邏輯面積效率提升超過45%。

不過，今年2月，三星的4nm、3nm先進製程工藝被曝“良率造假”。隨後，根據韓國媒體Business Post今年4月的爆料顯示，當時今年年九年級星4nm工藝良率僅35%，相比之下，臺積電4nm製程良率則高達約70%，這也使得高通將改良版的驍龍8＋ 交給了臺積電4nm代工。而3nm GAA 架構製程的良率今年年初時僅10%~20%。

三星隨後駁斥了這種說法，表示良率問題並不存在，量產時間也會照計劃進行。

本月，韓國知名晶片分析師、HMC 投資證券公司研究中心主管Greg Roh 接受採訪時表示，三星3nm製程良率提升速度遠高於市場預期，新增客戶速度相當快。

若三星明日搶先宣佈 3nm 製程製程工藝的量產的話，那麼則意味著三星可能已經解決了良率問題，搶先臺積電量產3nm製程。另外，根據三星的計劃，繼3nm GAA工藝量產之後，還將在2023年推出第二代 3nm GAA製程工藝，並在 2025 年量產2nm GAA製程工藝。

三星正式投產3nm工藝晶片3

作為全球半導體技術的領導者，三星電子剛剛宣佈，其已開始用 3nm 工藝節點來製造 GAA 環柵電晶體晶片。可知與 5nm 工藝相比，優化後的 3nm 工藝可在收縮 16% 面積的同時，降低 45% 的功耗並提升 23% 的效能。

據悉，為突破鰭式場效應電晶體（FinFET）的效能限制，三星選擇了多橋通道 FET（簡稱 MBCEFT）技術來製造首批 GAA 電晶體晶片。通過下調電壓水平來提升能源效率，同時增加驅動電流以提升效能。

目前三星正在努力推動 3nm GAA 電晶體和相關半導體晶片在高效能、低功耗計算領域的採用，並且計劃將相關優勢推廣到移動處理器。

三星電子總裁兼代工業務負責人 Siyoung Choi 博士稱：

與使用更窄通道的奈米線 GAA 方案相比，三星專有技術選擇了更寬的通道。該公司有能力調節 3nm GAA 奈米片的通道寬度，結合優化的功耗與效能表現，以滿足客戶的各種需求。

此外 GAA 的設計靈活性，對於設計技術的協同優化（DTCP）也非常有利 —— 有助於增強功耗、效能和麵積（PPA）等方面的優勢。

與 5nm 公司相比，三星電子初代 3nm GAA 工藝可較 5nm 降低多達 45% 的'功耗，同時提升 23% 的效能和減少 16% 的面積佔用。

展望未來，三星第二代 3nm 工藝更是可以將功耗降低多達 50%，同時提升 30% 的效能和減少 35% 的面積佔用。

最後，隨著製程節點不斷縮小、以及各行業客戶對於晶片效能需求的日漸提升，IC 設計人員也面臨著處理大量資料、以驗證具有更多功能和緊密擴充套件的複雜產品的挑戰。

為滿足這些需求，三星也在努力提供更穩定的設計環境，以幫助減少設計、驗證和籤核過程所需的時間，同時提升產品的可靠性。

自 2021 年 3 季度以來，三星電子攜手包括 Ansys、Cadence、Siemens 和 Synopsys 在內的先進代工生態系統（簡稱 SAFE）合作伙伴做了廣泛而充分的準備，以帶來經過驗證的設計基礎設施，進而幫助客戶在更短的時間內完善其產品。